cadence16.6 学习062-PCB中如何设置差分约束

1、第一步，打开PCB editor设计软件；菜单中选择setup-constraints-electrical；

2、第二步，选择net-differential pair；

3、第三步，右侧窗口中，可以设置差分网络的primary gap，primary width，static phase ;

4、第四步，展开对应的差分网络，对差分对线间距、线宽、静态相位；

5、第五步，打开检查功能，执行analyze-analysis modes，打开electri罕铞泱殳cal mode --all diffrential pair checks 开关。