FPGA impl后报错LUT未连接missing connection

1、在vivado中打开综合后的网表

2、在命令框输入tcl命令 ：select_objects [get_cells {报错的cell}] ，即可找到此LUT。只需要将报错的cell填入大括号{ }内即可，此时工具会自动定位到所找的cell。

3、在定位到的cell上右击，打开原理图，查看问题。在本例中发现由于c1_app_en信号没有连接，需要在例化时连接变量或者固定为常量。

Ps：一般在vivado implement阶段报的错误都可以按照上述方法排查，如果是连线net报错，则tcl命令中get_cells需要更改为get_nets。